行业研究丨深度报告丨半导体与半导体生产设备
景气回暖+Chiplet加速应用，封测行业多重β演
绎长期成长逻辑

报告要点

封装测试产业正处于行业总体景气回升（β1）+先进封装技术价值提升（β2）+AI浪潮驱动行业成（β3）+外部科技限制加速国产化率提升（β4）的多重行业机遇叠加状态，随着晶合集成、中芯集成、颁中科技、汇成股份等晶圆制造、封装测试公司陆续上市，半导体制造整体板块效应逐步强化，封测公司投资机遇凸显，建议重点关注技术水平较强、头部客户资源充沛、现金流&融资能力强扩产能力占优的细分领域头部企业。

分析师及联系人

杨洋SAC: S0490517070012
钟智铧 SAC:S0490522060001

景气回暖+Chiplet加速应用，封测行业多重β演绎长期成长逻辑

封装测试：半导体制造的“把关人”

封装和测试是集成电路中的重要组成部分，半导体封装测试的市场规模在全球半导体市场中约占10%\~15%。封装测试在半导体产业链环节中主要进行已制作完成的集成电路裸晶圆的封装与检测工作，包含封装与测试两个主要环节，是集成电路制造的后道工序。其中，封装主要是将芯片进行内外电气连接以及为芯片提供外部物理保护，测试则主要针对晶圆和成品芯片进行各项参数的检测，最终为客户提供完整的、可销售的芯片成品。受益于云计算、大数据、元宇宙、可穿戴设备等新兴市场和应用的快速增长，全球半导体封装测试市场行业销售额从2016年的510.00亿美元保持平稳增长至2020 年的594.00亿美元，预计2025年有望达到722.70 亿美元，其中我国大陆的半导体封装测试市场规模整体增速高于全球，2016\~2020 年复合增速达12.54%，预计2021\~2025年间仍将保持7.50%的复合增速，高于全球整体水平。

技术驱动专业化分工，先进封测打开高增通道

摩尔定律自从7nm工艺节点以后发展速度逐步放缓，封装技术向三个核心方向升级：元件→系统，单芯片→多芯片，平面→立体。从XY轴向Z轴发展的过程中，半导体产品出现了系统级封装（SiP）等新的封装方式，从技术实现方法出现了倒装（FlipChip)，凸块（Bumping)，晶圆级封装（Waferlevel package），2.5D封装（interposer，RDL等），3D封装（TSV）等先进封装技术，半导体行业迎来新变革，先进封装已经成为兵家必争之地。除封测厂自身的测试服务外，第三方测试服务已逐步成为半导体封装测试的重要补充，也是专业化分工持续深化的表现。随着物联网、云计算、AI、新能源汽车等领域新型应用终端的涌现，对低功耗、低成本、小尺寸芯片的需求不断增加，测试难度、精度和时间要求大幅提升，测试服务价值进一步扩大。

需求庞大+科技限制，先进封装解决关键痛点

庞大的市场+较低的半导体国产化水平，叠加愈演愈烈的AI浪潮时代机遇，我国半导体产业有望迎来总量增加+国产化率的时代机遇。自2022年年底以来，以ChatGPT为首的AI大模型成为社会热点，技术变化和应用落地日新月异，各家头部互联网厂商、科研院所、政府组织都在加大对AI大模型的投入，未来AI大模型的训练和推理应用有望成为社会发展的核心引擎之一，相应的算力芯片将成为发展底座。值得重视的是，一方面是已然来临的时代机遇，一方面是我国仍然受海外科技限制，更为迫切需要推进除先进制程以外的算力硬件提升方案一Chiplet。Chiplet被视为中国与国外差距相对较小的先进封装技术，有望带领中国半导体产业在后摩尔时代实现质的突破，一定程度上缓解我国先进制程AI算力芯片所受的外部科技限制。

周期触底在即，半导体封测投资价值风起浪涌

行业下行渐近尾声，封测有望率先感受行业“暖气”。基于三大周期维度分析，当前处于2019年年中起的新一轮大周期中的第一轮中型周期末尾、第二轮中型周期起点的过渡阶段。一方面下游需求随着2023年社会经济活动逐步恢复进入复苏阶段，另一方面中游产能扩张已逐步降速，降价、减产、计提陆续进行，供需关系有所改善，结合部分IC设计、封测、分销商的库存数据和晶圆厂的稼动率数据，半导体即将触底，景气复苏有望驱动封测行业逐步改善经营情况。风险提示

1、技术研发进度不及预期的风险;

2、全球政治经济形势动荡，景气复苏不及预期的风险。

市场表现对比图(近12个月)

封装测试：半导体制造的"把关人” .6
技术驱动专业化分工，先进封测打开高增通道 .9
封装技术纵向发展，先进封装垒高行业门槛 .9
测试服务定制化升级，专业化分工新业态已成. . 14
先进封测正在进行中的时代变革：Chiplet， .17
需求庞大+科技限制，先进封装解决关键痛点 .22
周期触底在即，半导体封测投资价值风起浪涌 .24
投资建议：把握多重β叠加下的封测成长机遇 .27
风险提示... .28

图表目录

图1：集成电路产业中封装+测试是重要的组成部分. ..6
图2：封装的主要流程图 ..7
图3：封装的成品图 (芯片外壳) ...7
图4：半导体测试的主要流程. ..7
图5：晶圆测试（CP）示意图 ...7
图6：全球半导体市场规模. ..8
图7：全球半导体封测市场规模占半导体整体市场规模比重. ..8
图8：2016\~2025E全球半导体封测市场规模及预测. ..8
图9：2016\~2025E中国大陆半导体封测市场规模及预测 ..8
图10：封装平台及各类结构概况.. ...9
图11：传统封装裸Die 线路面朝上，导线在芯片外侧 ..10
图 12：先进封装裸Die线路面朝下，用于电气连接的凸块在芯片内侧！ ....10
图13：封装技术的发展路线图... ...11
图14：2.5D/3D封装主要技术区别和玩家... ..12
图15：2021-2027E全球先进封装市场规模（百万美元） ...12
图16：2021年全球先进封装企业营收排名. ...12
图17：手机、通信类是高端封装的核心应用（百万美元） ..13
图18：高端封装的技术分化（百万美元） ..13
图19：半导体测试主要分为晶圆测试（CP）和成品测试（FT) ...14
图20：CP 测试系统的组成结构 ...15
图21：晶圆电性测试结果. ...15
图22：FT测试系统的组成结构. ...15
图23：Loadboard示意图. ...15
图 24：封测一体化和专业分工模式各有优劣，适合需求不同的客户. ...16
图25：2021\~2030E全球芯片测试服务市场规模及预测， ..17
图26：2011\~2021年我国集成电路测试市场规模， ..17
图27：基于Chiplet异构架构应用处理器的示意图 ..18
图28：Chiplet可灵活实现集成各类功能的芯片设计. ..18
图29：晶圆利用效率和芯片良率随着芯片面积缩小而提升. ...19
图30：不同方案下第二代AMD EPYC 裸片标准化成本比较.. ....20
图31：不同方案下第三代AMD Ryzen裸片标准化成本比较. ...20
图32：AMD 3D Chiplet 技术 ..20
图 33：英伟达 A100 同样是GPU+HBM 的封装形式 ..20
图34：Chiplet可以有效解决存算带宽问题和部分解决制程限制.. ..21
图35：UCIE 联盟所推荐的4种Chiplet封装方式.. ....21
图 36：中国半导体市场是全球半导体市场的重要组成.. ..22
图 37：中国半导体市场基本情况（单位：十亿美元，%） ...22
图38：主要大模型建设情况， ..22
图39：华为预测到2030 年人工智能算力增长 500 倍超过100ZFLOPS. ...22
图40：国家超算互联网整合超算资源，打造国家算力底座 ..23
图41：国家队成立GPT产业联盟，加速推动AI模型规范化发展， ..23
图42：BR100 系列通用 GPU芯片.. ..23
图43：思元370芯片.. ..23
图44：全球半导体变化源于产品阶段性创新，当前位于大周期中的第一个中型周期末期， ..24
图45：全球智能手机出货量. ...25
图 46：全球TV、显示器、笔电、平板的面板出货量（亿片） ...25
图47：国内主要家电产品产量的月度增速. ...25
图48：我国汽车出货量（万辆） ...25
图49：台股半导体设计公司月度收入（百亿新台币） ..26
图 50：台股半导体封测公司月度收入（百亿新台币） ..26
图 51：台股半导体设计公司季度库存变化. ..26
图 52：台股半导体封测公司季度库存变化.. ...26
图53：全球主要电子元件分销商的库存变化.. ...26
图54：全球主要晶圆厂的稼动率变化. ...26
表1：半导体封装的技术升级方向. ..10
表2：先进封装正在进一步加强晶圆厂和封测厂的合作， ..13
表3：主要测试参数， ..14
表4：晶圆测试和成品测试的主要区别.. ....16
表5：Chiplet及单片SoC方案环节对比 ..8
表6：基于7nm工艺的传统方案及Chiplet方案下良率及合计制造成本对比. ....1.9
表7：A股主要封装测试企业 ..27

封装测试：半导体制造的“把关人”

封装测试是半导体产业链的重要组成部分，在产业链环节中主要进行已制作完成的集成电路裸晶圆的封装与检测工作，包含封装与测试两个主要环节，是集成电路制造的后道工序。其中，封装主要是将芯片进行内外电气连接以及为芯片提供外部物理保护，测试则主要针对晶圆和成品芯片进行各项参数的检测，最终为客户提供完整的、可销售的芯片成品。

图1：集成电路产业中封装+测试是重要的组成部分

资料来源：半导体封测年会《中国集成电路制造产业现状与展望》（叶甜春，2021CICD)，长江证券研究所

具体而言，封装主要是将生产出来的合格晶圆进行切割、焊线、塑封，使芯片电路与外部器件实现电气连接，为芯片提供机械物理保护。封装有着安放、固定、密封、保护芯片和增强电热性能的作用，可以减少空气中的微粒等外部环境对裸芯片电气性能的影响；此外，通过将芯片上的接点用导线连接到封测外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接，实现内部芯片与外部电路的连接。经过封装的芯片可以在更高的温度环境下工作，抵御物理损害与化学腐蚀，带来更佳的性能表现与耐用度，同时也更便于运输和安装。

图2：封装的主要流程图

资料来源：CSDN，长江证券研究所

图3：封装的成品图 (芯片外壳)

资料来源：Aerosapce Semiconductor，长江证券研究所

测试主要分为晶圆测试(CP)、最终测试(FT)，是节约成本、验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段：

CP 测试：由于工艺原因会引入各种制造缺陷，导致晶圆上的裸Die中会有一定量的残次品，CP测试的目的就是在封装前把封装好的芯片放在各种环境下，通过探针与芯片上的焊盘接触，测试其电气特性(如运行速度、功耗、频率等)，标记出不合格的芯片，把正常工作的芯片按照电气特性分为不同的级别，缩减后续封测的成本，常应用于功能测试与性能测试中；

FT测试：亦即封装后成品测试，是芯片出厂前的最后一道检测。在CP测试结束后，会对晶圆进行切割，将完好且合格的芯片进行封装，过程中可能会引入新的缺陷 (如键合误差、封装材料质量问题)，因此在芯片完成封装后需要对其进行 FT测试才能最终发货。

图4：半导体测试的主要流程

资料来源：顾中科技招股说明书，长江证券研究所

图5：晶圆测试（CP）示意图

资料来源：汇成股份招股说明书，长江证券研究所

封装和测试是集成电路中的重要组成部分，半导体封装测试的市场规模在全球半导体市场中约占10%\~15%。据WSTS，在5G、新能源、HPC 等多种需求驱动下，2022年全球半导体市场规模在经历了2021年的高度缺芯后仍保持了4.40%的增长，整体市场规模达 5801.26 亿美元。虽然由于周期变化的原因,2023年整体半导体市场有一定压力，但未来随着云计算、大数据、元宇宙、可穿戴设备等新兴市场和应用的快速增长，全球半导体市场规模有望继续保持较高的增长水平。而全球半导体封装测试的市场规模约占全球半导体市场规模的10%\~15%，未来有望受益于半导体行业的整体成长而保持稳定增长。

图6：全球半导体市场规模

资料来源：Wind，长江证券研究所

图7：全球半导体封测市场规模占半导体整体市场规模比重

资料来源：Wind，汇成股份招股说明书，长江证券研究所（注：全球封测市场规模为销售口径)

我国封测产业有望保持高于全球平均水平的速度增长。一方面在半导体产品的渗透率和覆盖范围不断加大的驱动下，据汇成股份招股说明书，全球半导体封装测试市场行业销售额从 2016 年的510.00 亿美元保持平稳增长至 2020 年的 594.00 亿美元，预计2025 年有望达到722.70亿美元；其中，我国大陆的半导体封装测试市场规模整体增速高于全球，2016\~2020年间复合增速达12.54%，预计2021\~2025年间仍将保持7.50%的复合增速。

图8：2016\~2025E全球半导体封测市场规模及预测

资料来源：汇成股份招股说明书，长江证券研究所 (销售口径)

图9：2016\~2025E中国大陆半导体封测市场规模及预测

资料来源：汇成股份招股说明书，长江证券研究所 (销售口径)

技术驱动专业化分工，先进封测打开高增通道封装技术纵向发展，先进封装垒高行业门槛

半导体封装主要基于键合架构和基板材质进行分类，如传统封装中WB封装就是引线键合+IC 基板的形式，若无IC 基板则为COB，有IC 基板+倒装则为FC 类封装。从 DIP、SOP、QFP、PGA、BGA到CSP再到SIP，半导体封装技术的核心技术指标如引脚数量、通信速度、稳定性和可靠性等，一代比一代先进，进入到二维向三维发展的技术通道中。

图10：封装平台及各类结构概况

资料来源：Yole，长江证券研究所

封装技术有着较为明确的代际变化，其中先进封装技术与传统封装技术主要以是否采用焊线（即引线焊接）来区分。传统封装一般利用引线框架作为载体，采用引线键合互连的形式进行封装，即通过引出金属线实现芯片与外部电子元器件的电气连接；传统封装主要是将晶圆切割为晶粒(Die)后，使晶粒贴合到相应的基板架的小岛(LeadframePad)上，再利用导线将晶片的接合焊盘与基板的引脚相连 (WireBond)，实现电气连接，最后用外壳加以保护（Mold，或Encapsulation)，典型封装方式有DIP、SOP、TSOP、QFP 等。

而先进封装主要是采用倒装等键合互连的方式来实现电气连接，主要包含倒装(FlipChip)，凸块（Bumping)，晶圆级封装（Wafer level package，WLP)，2.5D封装（interposer，RDL等)，3D封装（TSV）等封装技术。实际上先进封装主要的“干系”技术主要为WLP、2.5D封装和3D 封装，但由于客户的需求多元化、定制化的快速发展，近年来如台积电的InFO、CoWoS，日月光的FoCoS,Amkor的SLIM、SWIFT等细分技术不断涌现。

图11：传统封装裸Die 线路面朝上，导线在芯片外侧

资料来源：顾中科技招股说明书，长江证券研究所

图12：先进封装裸Die线路面朝下，用于电气连接的凸块在芯片内侧

资料来源：顾中科技招股说明书，长江证券研究所

围绕芯片的体积和性能的效率提升，封装技术经历了三次重大变革，目前正处于第四、第五阶段的关键升级时期。半导体封装的三次重大革新分别为：第一次是在20世纪80年代从引脚插入式封装到表面贴片封装，它极大地提高了印刷电路板上的组装密度；第二次是在20 世纪90 年代球型矩阵封装的出现，满足了市场对高引脚的需求，改善了半导体器件的性能；芯片级封装、系统封装等是现在第三次革新的产物，其目的就是将封装面积减到最小。

表1：半导体封装的技术升级方向

阶段	时间	封装技术	具体封装形式	图示
第一阶段 (传统封装)	20世纪 70年代前	通孔插装型封装	晶体管封装（TO)、双列直插封装（DIP)、陶瓷双列直插封装(CDIP)、塑料双列直插封装 (PDIP)、单列直插式封装（SIP)
第二阶段	20世纪（传统封装）80年代以后	表面贴装型封装	塑料有引线片式载体封装(PLCC)、四边引脚扁平封装(QFP)、塑料四边引线扁平封装 (PQFP)、小外形表面封装（SOP)、无引线四边扁平封装(PQFN)、小外形晶体管封装 (SOT)、双边扁平无引脚封装(DFN)
第三阶段	20世纪	面积阵列型封装	球栅阵列封装(BGA)、塑料焊球阵列封装 (PBGA)、陶瓷焊球阵列封装（CBGA)、带散热器焊球阵列封装 (EBGA)、倒装芯片焊球阵列封装（FC-BGA)
第三阶段	(先进封装）90年代以后		晶圆级封装 (WLP)	Wafer Packaging

	芯片级封装 (CSP)
		X
(先进封装) 开始	第四阶段20世纪末多芯组装 (MCM)、系统级封装 (SiP)、三维立体封装(3D)、凸块制造 (Bumping)	ov00o00

(先进封装）前10 年开始系统封装-硅通孔 (TSV)、倒装封装 (FC)、扇出型封装 (Fan-out)	第五阶段21世纪系统级单芯片封装(SoC)、微电子机械系统封装(MEMS)、晶圆级	以凸点（Bumping为例）
		芯片基板

资料来源：汇成股份招股说明书，长江证券研究所

图13：封装技术的发展路线图

资料来源：Yole，长江证券研究所

封装技术升级的三个核心方向：元件→系统，单芯片→多芯片，平面→立体。从XY轴向Z轴发展的过程中，半导体产品出现了系统级封装（SiP）等新的封装方式，从技术实现方法出现了倒装(Flip Chip),凸块(Bumping),晶圆级封装(Waferlevel package)，2.5D封装（interposer，RDL等)，3D 封装（TSV）等先进封装技术，如台积电为客户提供的Chiplet封装技术CoWoS 就是基于2.5D 封装体系内 interposer的技术，在硅中介层上刻蚀μm 级wire 和TSV通孔。目前，全球封装行业的主流技术处于以 CSP、BGA 为主的第三阶段，并向以倒装封装(FC)、凸块制造(Bumping)、系统级封装(SiP)、系统级单芯片封装（SoC)、晶圆级系统封装-硅通孔（TSV）为代表的第四阶段和第五阶段封装技术迈进。

图14：2.5D/3D封装主要技术区别和玩家

资料来源：Yole，长江证券研究所

先进封装技术通过以点带线的方式实现电气互联，实现更高密度的集成，大大减小了对面积的浪费，使得芯片成品可以实现更小的体积、更高的良率、更好的散热和更高的集成度的目标，近年来市场规模和应用快速扩大，据Yole，2021年，全球先进封装市场规模超 300亿美元，预计2027年可达近600亿美元。

图15：2021-2027E全球先进封装市场规模 (百万美元)

资料来源：Yole，半导体行业观察，长江证券研究所

图16：2021年全球先进封装企业营收排名

资料来源：Yole，半导体行业观察，长江证券研究所 (取\$1B+企业，百万美元)

高端封装(High-End)更加受益于整体通信和AI算力体系对于体积和散热的要求提升，

5G 技术普及增加了高端封装需求，5G芯片组较依赖先进封装技术，来实现高性能、小尺寸和低功耗。同时由于AI芯片组需要运算速度更快的内核、更小巧的外形以及高能效，AI市场的不断扩张推动先进封装行业的增长。据Yole统计，2021年全球高端封装市场规模达27.38亿美元，其中手机&消费、通信&电信基础设施分别为6.10、21.20亿美元，预计2027有望分别增长至22.79、54.38亿美元，2021\~2027E的复合增速可达25%、17%。

图17：手机、通信类是高端封装的核心应用 (百万美元)

资料来源：Yole，长江证券研究所

图18：高端封装的技术分化 (百万美元)

资料来源：Yole，长江证券研究所

先进封装已经成为兵家必争之地，代工厂、IDM、封测厂持续加大投入，已陆续完成部分核心技术的布局，晶圆厂和IDM阵营以硅片加工实现互联为主，可提供更高速的连接和更好的拓展性，如台积电的CoWoS、Intel的 EMIB；封装厂阵营则努力减少硅片加工需求，提出更有廉价、更有性价比的方案，如日月光的FOSoC、长电的FDSOI等，晶圆与封装的互相渗透实际促成了更紧密的合作。

表2：先进封装正在进一步加强晶圆厂和封测厂的合作

类别	公司名称	TSV		扇出型封装	硅桥	嵌入式封装 3D/2.5D Co- EMIB	载板	混合键合 3D SoC
类别	公司名称	3DS 存储	2.5D 硅中介层 2.5D UHD FO	扇出型封装	硅桥	嵌入式封装 3D/2.5D Co- EMIB	载板	混合键合 3D SoC
代工厂	GlobalFoundries		√
	美光	√	√
	台积电		√	√	√			√
	联电		√					√
	长江存储	√						√
IDM	英特尔		√		√	√		√
	三星	√	√	√				Y
	SK海力士	√	√
OSAT	安靠		√	√
	日月光		√	√				√
	长电科技			√
	NHanced	√						√
	力成			√
	砂品
	Tezzaron	√
载板	Ibiden						√
	京瓷						√
	Shinko						√

资料来源：Yole，长江证券研究所

测试服务定制化升级，专业化分工新业态已成

半导体测试是半导体质量控制的重要环节，对于芯片制造而言，有缺陷的芯片能发现的越早越好。在芯片领域有个十倍定律，从设计→制造→封装测试→系统级应用，每晚发现一个环节，芯片公司付出的成本将增加十倍。

芯片测试分两个阶段，一个是CP（ChipProbing）测试，也就是晶圆（Wafer）测试，另外一个是FT(FinalTest)测试，也就是把芯片封装好再进行的测试。晶圆测试(CP)可以在芯片封装前把坏的芯片拣选出来，以减少封装和后续测试的成本，成品测试(FT)则是在芯片封装后按照测试规范对电路成品进行全面的电路性能检测以挑选出合格的成品芯片交付给下游用户。半导体产品开发的成功与失败、产品生产的合格与不合格、产品应用的优秀与不良均需要验证与测试，同时工艺改进和良率提升同样需要测试环节反馈的指标参数的支持。

图19：半导体测试主要分为晶圆测试 (CP）和成品测试(FT)

资料来源：利扬芯片招股说明书，长江证券研究所

表3：主要测试参数

测试类别	测试项目	测试内容
参数测试	直流参数测试	直流参数主要测试芯片的电压、电流的规格指标，常见直流参数测试项目有静态电流、动态电流、端口驱动能力等。
	交流参数测试	交流参数测试目的是确保芯片的所有时序符合规格，常见交流参数测试项目有上升时间、下降时间、端到端延时等。
	混合信号参数测试	测试芯片的音视频信号相关的数字转模拟模块、模拟转数字模块的性能指标，常见混合信号测试项目有信噪比、谐波失真率、噪声系数等。
	射频参数测试	测试芯片的射频信号是否符合芯片的设计规格，常见的射频模块测试项目有噪声系数、隔离度、接收灵敏度等。
功能测试	数字电路模块功能测试	芯片功能项目测试主要是验证芯片的逻辑功能是否正常，常见芯片功能测试项目有 SCAN、BIST，GPIO 等。对芯片嵌入式存储器和独立存储器模块的读写功能进行测
功能测试	存储器读写功能测试	试，排除电路间的开路，短路和相互干扰的缺陷。常见的测试包括 1/0 读写测试，棋盘格（Checkboard）向量测试，行军（Marching）向量测试。

资料来源：伟测科技招股说明书，长江证券研究所

晶圆测试(ChipProbing，简称CP)：是指通过探针台和测试机的配合使用，对晶圆上的裸芯片进行功能和电参数测试，测试项目通常包括电压、电流、时序和功能的验证。可以用来检测晶圆厂制造的工艺水平。晶圆制作完成之后，由于尚未进行划片封装，芯片的管脚全部裸露在外，这些极微小的管脚需要通过更细的探针台来与测试机台连接。CP的难点是如何在最短的时间内挑出坏的裸die。

晶圆测试过程：探针台将晶圆逐片自动传送至测试位置，芯片的端点通过探针、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是否达到设计规范要求。测试结果通过通信接口传送给探针台，探针台据此对芯片进行打点标记，形成晶圆的Mapping，即晶圆的电性测试结果，并在切割后进行筛选。

图20：CP测试系统的组成结构

资料来源：伟测科技招股说明书，长江证券研究所
资料来源：伟测科技招股说明书，长江证券研究所

图21：晶圆电性测试结果

成品测试 (FinalTest，简称FT)：是指通过分选机和测试机的配合使用，对封装完成后的芯片进行功能和电参数测试。分选机将被测芯片逐个自动传送至测试工位，被测芯片的引脚通过测试工位上的基座、专用连接线与测试机的功能模块进行连接，测试机对芯片施加输入信号并采集输出信号，判断芯片功能和性能是否达到设计规范要求。测试结果通过通信接口传送给分选机，分选机据此对被测芯片进行标记、分选、收料或编带。芯片成品测试系统通常由测试机、分选机、测试座组成。FT测试一般分为ATE(AutomaticTest Equipment）测试和 SLT（System Level Test）测试，需要 Tester（ATE）+ Handler+ Socket，要完成FT测试则需要软硬件条件同时具备。

图22：FT测试系统的组成结构

资料来源：伟测科技招股说明书，长江证券研究所

图23：Loadboard示意图

资料来源：CSDN，长江证券研究所

表4：晶圆测试和成品测试的主要区别

主营业务	晶圆测试（CP)	芯片成品测试（FT)
产业链位置	芯片封装前	芯片封装后
测试设备	测试机、探针台	测试机、分选机
测试目的	挑出坏的裸芯片，以减少后续封装和成品测试成本，测试数据用于指导芯片设计和晶圆制造的工艺改进	确保每颗芯片成品向客户交付前能够达到设计要求的指标
客户群体	IC 设计公司、晶圆厂、封装厂、 IDM	IC 设计公司、封装厂、IDM

资料来源：伟测科技招股说明书，长江证券研究所

除封测厂自身的测试服务外，第三方测试服务已逐步成为半导体封装测试的重要补充，也是专业化分工持续深化的表现。20世纪90年代电子产品主要是家电、玩具、钟表等，所需芯片主要以COB封装为主，对品质的要求相对较低，IDM厂、封测厂可直接完成相应测试；随着电子终端品在21世纪以来逐渐向手机、数码类产品发展，其所需芯片制程也不断提升，无论是晶圆制造还是封装环节对于良品率的提升难度持续增加，需要进一步用更高精度和更高效率（如自动化测试）的测试来实现工艺改进和良率控制，半导体市场第三方独立测试商逐步发展起来，本质上是半导体行业持续进行专业化分工的表现。

图 24：封测一体化和专业分工模式各有优劣，适合需求不同的客户

资料来源：利扬芯片招股说明书，长江证券研究所

专业测试市场需求持续扩大。据伟测科技招股说明书，集成电路测试成本约占设计营收的6%-8%，2021年中国大陆的测试服务市场规模约为300亿元，全球的市场规模为892亿元。2025年，预期全球测试服务市场将达到1094亿元，其中，中国测试服务市场将达到550亿元，占比50.3%。

先进制程+先进封装对于良率的挑战进一步扩大了高端测试服务的需求。随着物联网、云计算、人工智能、新能源汽车等领域新型应用终端的涌现，对低功耗、低成本、小尺寸芯片的需求大大上升，高性能SoC以及采用SiP封装工艺的芯片逐渐成为市场主流。以 SoC为例，SoC通过嵌入中央处理器、存储器以及外围电路等达到高效集成的性能表现。高端SoC 的结构极其复杂，必须针对性的开发测试方案，验证各个功能的有效性，随着单颗 SoC 芯片的价值量越来越高，为之配套的测试服务的重要性越发突出，测试难度大幅上升，测试时间也越来越长，有望提高测试费用在总成本中的比例。

图25：2021\~2030E全球芯片测试服务市场规模及预测

资料来源：伟测科技招股说明书，长江证券研究所

图26：2011\~2021年我国集成电路测试市场规模

资料来源：伟测科技招股说明书，长江证券研究所

先进封测正在进行中的时代变革：Chiplet

全球竞逐先进封装行业，半导体行业迎来新变革。摩尔定律自从7nm工艺节点以后发展速度逐步放缓，如何突破限制继续推进芯片性能提升、成本降低成为了半导体行业技术发展的核心关注点，当前各项技术中Chiplet、2.5D/3D先进封装已逐步成熟，部分龙头已采用Chiplet+先进封装的形式推进产品技术迭代。

在先进封装领域，有两条由应用驱动的技术路径。其主要目标之一是提升互联密度，从而解决芯片之间的通信带宽，代表产品是基于2.5D/3D高级封装的HBMDRAM接口标准，使用 HBM可以将 DRAM 和处理器（CPU，GPU以及其他ASIC）之间的通信带宽大大提升，从而缓解这些处理器的内存墙问题。目前，HBM已经成为高端GPU的标配，同时也应用于部分针对云端处理的AI芯片（例如谷歌的TPU）中。

除此之外，另一条技术路径是Chiplet，即在封装系统里面不再使用少量的大芯片做集成，而是改用数量更多但是尺寸更小的芯片粒（Chiplet）作为基本单位。

Chiplet（芯粒）是一种可平衡计算性能与成本，提高设计灵活度，且提升IP模块经济性和复用性的新技术之一。Chiplet实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，再将这些模块化的小芯片（裸片）互连起来，通过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个异构集成系统芯片。

图27：基于Chiplet异构架构应用处理器的示意图

资料来源：芯原股份业绩说明会，长江证券研究所

图28：Chiplet可灵活实现集成各类功能的芯片设计

资料来源：芯原股份业绩说明会，长江证券研究所

Chiplet技术是一种通过总线和先进封装技术实现异质集成的封装形式。Chiplet封装带来的是对传统片上系统集成模式的革新，主要表现在：（1）良率提升：降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；（2）Chiplet 将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求;(3）弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能，从而进一步降低成本（例如某些对于逻辑性能需求不高的模组可以使用成熟工艺）并提升性能。

表5：Chiplet及单片SoC方案环节对比

单片SoC		Chiplet芯片
设计成本	最高，7nm设计成本大于2亿美元	低于单片 SoC 设计成本
设计时间	一般大于18个月	一般12个月，后续设计更快
设计风险	遗漏功能需重新设计	重新设计较为容易，可以增减模块芯片
性能	针对不能规模化功能的重新设计会造成资源低效使用	可根据模块功能选择芯片制程
功耗	最低	接近单片 SoC功耗
上市时间	最慢	较快
产品尺寸	最小	较小

资料来源：Semico Research，华夏幸福产业研究院，长江证券研究所

基于小芯片的面积优势，Chiplet可以大幅提高大型芯片的良率。目前在高性能计算、AI等方面的巨大运算需求，推动了逻辑芯片内的运算核心数量快速上升，与此同时，配套的SRAM容量、I/O数量也在大幅提升，使得整个芯片不仅晶体管数量暴涨，芯片的面积也不断增大。通过Chiplet设计将大芯片分成更小的芯片可以有效改善良率，同时也能够降低因为不良率而导致的成本增加，多芯片集成在越先进工艺下(如5nm)越具有显著的优势，因为在800mm2面积的单片系统中，硅片缺陷导致的额外成本占总制造成本的 50%以上。

图29：晶圆利用效率和芯片良率随着芯片面积缩小而提升

资料来源：芯榜，长江证券研究所

基于芯片组成的灵活性，Chiplet能降低芯片制造的成本。一颗SoC包含不同的计算单元，同时也有SRAM、各种I/O接口、模拟或数模混合元件，其中逻辑计算单元通常依赖于先进制程提升性能，其他部分对于制程工艺的要求并不高，有些即使采用成熟工艺，也能够发挥很好的性能。因此，将SoC 进行Chiplet化之后，不同的芯粒可以根据需要来选择合适的工艺制程分开制造，然后再通过先进封装技术进行组装，不需要全部都采用先进的制程在一块晶圆上进行一体化制造，这样可以极大的降低芯片的制造成本。

表6：基于7nm工艺的传统方案及Chiplet方案下良率及合计制造成本对比

项目	传统整体方案 Chiplet	差异
晶圆成本 (均基于7nm)	$9,350 $9,350	1x
合计裸片尺寸 (mm²)	600 660	1.1x
单一裸片尺寸	600 165
裸片数量/晶圆	96 387
缺陷率 (每平方厘米)	20%	20% 1x
有效区域	80%	80% 1x
预计良率	43%	78% 1.81x
净裸片数量/晶圆	42	300
单一裸片成本	$224	$31
合计裸片成本	$224	$124
合计测试费用	$10	$12 1.2x
封装费用	$160	$200 1.25x
封装损失	1%	4x
合计制造成本	$398	4% $347 0.87x

资料来源：Linley Group Chiplets Gain Rapid Adoption:Why Big Chips Are Getting Small，长江证券研究所

图30：不同方案下第二代AMDEPYC裸片标准化成本比较

资料来源：Notebook Check，ISSCC，长江证券研究所

图31：不同方案下第三代AMDRyzen 裸片标准化成本比较

资料来源：Notebook Check，ISSCC，长江证券研究所

目前可应用于Chiplet的封装解决方案主要是SIP、2.5D和3D封装。其中，2.5D封装技术发展已经非常成熟，并且已经广泛应用于FPGA、CPU、GPU等芯片当中，近年来，随着Chiplet架构的兴起，2.5D 封装也成为了Chipet架构产品主要的封装解决方案。其最大特色是采用Interposer(中介层）做为整合媒介，主要作为放置于其上的小芯片间的通讯互联，以及芯片们与载板间的联结。

图 32:AMD 3D Chiplet 技术

资料来源：AMD，长江证券研究所

图33：英伟达A100 同样是GPU+HBM的封装形式

资料来源：英伟达，长江证券研究所

2.5D封装让芯片的互联变得更加高效，使得不同用途的芯片可以在使用不同节点的制程制造后进行集成，大幅降低设计难度和加工成本、提高芯片良率，同时在制程迭代进度趋缓的背景下让摩尔定律的延续成为可能。此外，为了节省芯片面积，封装也将在此基础上，从 2D/2.5D 转向3D 堆叠。从研发的角度来看，由于不同技术节点的 IP 核迁移时间成本较高，而利用Chiplet 技术可以只迭代一个芯片模组中的部分核心，从而达到在时间和资金层面节约研发成本的目的。此外，还有 HD-FO (High density Fan-out)封装技术，目前虽仍仅应用在较基础的异质元件整合 (如逻辑IC 与 HBM 的整合)，但随技术持续进步搭配其低成本优势，未来可能有机会进一步成为Chiplet采用者的另一封装选择。

3D封装能够帮助实现3DIC，即芯粒间的堆叠和高密度互联，可以提供更为灵活的设计选择。但是，3D封装的技术难度也更高，目前主要英特尔和台积电掌握3D封装技术并实现商用。

图34：Chiplet可以有效解决存算带宽问题和部分解决制程限制

资料来源：SiP与先进封装技术，长江证券研究所

随着Chiplet应用的快速推广，封测行业的技术和资本壁垒将得到提高，高端先进封装或将集中于少数OSAT龙头及台积电、英特尔等提供封装服务的晶圆厂。过去，封测行业在集成电路产业链的下游，毛利率和竞争壁垒均低于上游环节。未来，Chiplet所带动的2.5D封装/3D堆叠技术含量或将远高于传统封装，先进封装的毛利率或将超过40%，高盈利能力又将进一步赋能企业提高研发及资本投入强度，进而形成强者恒强的局面；因此，我们判断，高端先进封装市场或将集中于几家封测龙头及晶圆厂。

图35：UCIE联盟所推荐的4种Chiplet封装方式

资料来源：《Universal Chiplet Interconnect Express (UCle): Building an open chiplet ecosystem》，长江证券研究所

Chiplet融合了晶圆厂部分中后道技术，所以台积电为代表的晶圆厂推出了封装解决方案，但Chiplet多数环节还是基于传统和先进封装，封装厂的经验积累和制造加工尤其重要。同时，晶圆加工注重通用和归一，而封装注重客户个性化需求，能灵活发展各类封装技术专长，快速提供满足市场需求的Chiplet产品，封装厂发展Chiplet大有可为之处。

需求庞大+科技限制，先进封装解决关键痛点

在全球半导体高速发展的背景下，我国半导体市场增长尤其迅猛，在全球半导体市场中占据重要地位，但自供能力不足和全球性事件的扰动大幅提升我国半导体国产化需求，尤其是中美关系变化、产业链价值分配重构竞争加剧的当下，提升我国半导体产业链自主可控能力的需求更为迫切。据ICInsight，2021年国内半导体公司产值全球市占率仅6.1%，占国内IC市场规模仅16.7%。供需之间巨大的差距是我国半导体行业当前亟待解决的重中之重，设备、材料的国产化率也较低，较大程度影响到了我国半导体产业链的安全。

图36：中国半导体市场是全球半导体市场的重要组成

资料来源：Wind，长江证券研究所

图37：中国半导体市场基本情况 (单位：十亿美元，%)

资料来源：ICInsight，长江证券研究所

庞大的市场+较低的半导体国产化水平，叠加愈演愈烈的AI浪潮时代机遇，我国半导体产业有望迎来总量增加+国产化率的时代机遇。自2022年年底以来，以ChatGPT为首的 AI大模型成为社会热点，技术变化和应用落地日新月异，各家头部互联网厂商、科研院所、政府组织都在加大对AI大模型的投入，未来AI大模型的训练和推理应用有望成为社会发展的核心引擎之一。2023年4月19日在华为第20届全球分析师大会上，华为预计到2030年全球通用算力增长10倍到3.3ZFLOPS，人工智能算力增长500 倍超过100ZFLOPS，未来算力将成为社会发展的核心支柱，相应的算力芯片将成为发展底座。

图38：主要大模型建设情况

资料来源：StarLab，《AIGC发展趋势报告2023》腾讯研究院，长江证券研究所我国高度重视数字中国相关领域发展。4月17日国家超算互联网工作启动会发起成立国家超算互联网联合体，未来科技部将通过超算互联网建设，打造国家算力底座，促进超算算力的一体化运营。4月18日我国成立GPT产业联盟，核心单位为移动、电信、联通、广电等，国家队加速推进AI模型规范化发展，硬件国产化有望进一步深化。

图39：华为预测到2030年人工智能算力增长500 倍超过100ZFLOPS

资料来源：华为，长江证券研究所

图40：国家超算互联网整合超算资源，打造国家算力底座

资料来源：央广网，长江证券研究所

图41：国家队成立GPT产业联盟，加速推动AI模型规范化发展

资料来源：中国移动通信联合会，长江证券研究所

值得重视的是，一方面是已然来临的时代机遇，一方面是我国仍然受海外科技限制，更为迫切需要推进除先进制程以外的算力硬件提升方案—Chiplet。Chiplet被视为中国与国外差距相对较小的先进封装技术，有望带领中国半导体产业在后摩尔时代实现质的突破。由于外部环境的影响，我国难以以正常途径获取算力芯片，在芯片制造方面也受到多种限制，如我们前文所述的Chiplet先进封装能够一定程度降低芯片对于先进制程的依赖，通过相对成熟的芯片制程和相对较好的成本优势来实现近似先进制程的综合效果，一定程度上能够降低我国AI算力芯片产业所受科技限制的负面影响，未来Chiplet产业有望成为国内半导体产业的关键方向。以壁仞科技和寒武纪为例，壁仞科技BR100系列通用GPU芯片针对采用7nm制程，并创新性应用Chiplet与2.5DCoWoS封装技术，兼顾高良率与高性能，核心性能达全球领先水平，相较市售主流产品实现3倍以上的性能提升；寒武纪则是基于7nm制程工艺开发出思元370，是公司首款采用Chiplet（芯粒）技术的AI芯片，集成了390 亿个晶体管，最大算力高达 256TOPS(INT8)，是寒武纪第二代产品思元270算力的2倍。

图42：BR100 系列通用GPU芯片

资料来源：壁仞科技官网，长江证券研究所

图43：思元370芯片

资料来源：寒武纪官网，长江证券研究所

周期触底在即，半导体封测投资价值风起浪涌

封测是景气的晴雨表，受景气的影响较为明显。基于下游需求、产能扩张和库存变化三大维度，我们一般将半导体行业划分为8-10 年的关键产品大周期（核心为新产品的总量、渗透率和单应用半导体价值量)、3-5年的产能中周期（核心为晶圆厂、封测厂的资本开支与产能扩张进度）以及3-5个季度的库存短周期（核心为下游应用的季度性库存情况)。

行业下行渐近尾声，封测有望率先感受行业“暖气”。基于三大周期维度分析，当前处于2019 年年中起的新一轮大周期中的第一轮中型周期末尾、第二轮中型周期起点的过渡阶段。一方面下游需求随着2023 年社会经济活动逐步恢复进入复苏阶段，另一方面中游产能扩张已逐步降速，降价、减产、计提陆续进行，供需关系有所改善，2023年以来半导体月度销售金额增速已进入加速下滑阶段，2023年2、3月销售金额为397.0、398.3亿美元，同比下滑-20.66%、-21.25%，半导体行业景气下行期已进入后半段。未来，随着AI应用的爆发，行业有望进入下一轮增长周期，整体景气的复苏有望驱动封测行业逐步改善经营情况。

图44：全球半导体变化源于产品阶段性创新，当前位于大周期中的第一个中型周期末期

资料来源：Wind，长江证券研究所

从需求跟踪而言，虽然难言反转，但复苏节奏保持稳健。全球政治形势仍旧动荡，但随着我国社会经济活动逐步走向正常，经济活力有所释放，整体需求出现改善趋势。2023Q1全球智能手机出货量为2.8亿部，同比下滑14.15%，下滑幅度环比2022Q4有所回升；从面板出货口径来看，电视、显示器、笔电、平板的出货量自2023年1月以来逐步改善，平板保持同比正增长，电视、显示器、笔电的单月下滑幅度也逐步收窄。除3C类消费品外，随着618 购物节的临近，以及传统旺季的到来，我国家电主要产品如彩电、空调、冰箱、洗衣机的单月产量同比增速逐步提升，4月同比增速分别达13.78%、13.50%、28.89%、41.70%。

图45：全球智能手机出货量

资料来源：Wind，长江证券研究所

图 46：全球TV、显示器、笔电、平板的面板出货量（亿片)

资料来源：Wind，长江证券研究所

图47：国内主要家电产品产量的月度增速

资料来源：Wind，长江证券研究所

图48：我国汽车出货量 (万辆)

资料来源：Wind，长江证券研究所

需求缓慢复苏逐步在半导体供应侧有所反映，收入和库存都已逐步改善。以数据相对高频的台股IC公司为例，台股主要IC设计公司的月度收入在2023年1-3月实现逐步回升，当前IC 设计环节单月同比仍下滑20%-40%，封测业下滑中枢则相对高，结合台股IC 设计公司和封测公司的库存来看，目前台股IC 设计公司季度库存增速快速下滑，2022Q4、2023Q1库存增速已转负，分别为-2.46%、-12.12%，已进入去库阶段；同时台股主要封测公司如日月光、力成同样进入库存增速加速下滑阶段，2023Q1日月光、京元电子已转负，分别为-0.62%、-7.06%。从一般传导路径而言，设计公司库存加速去化后封测公司也将进入去库存阶段，行业整体经营情况已现改善趋势。

图 49：台股半导体设计公司月度收入 (百亿新台币)

资料来源：Wind，长江证券研究所

图50：台股半导体封测公司月度收入 (百亿新台币)

资料来源：Wind，长江证券研究所

图 51：台股半导体设计公司季度库存变化

资料来源：Bloomberg，长江证券研究所

图52：台股半导体封测公司季度库存变化

资料来源：Wind，长江证券研究所

值得注意的是，结合全球主要电子元件分销商的库存变化和晶圆厂的稼动率变化，我们能够观察到两个重要现象：销售口径而言，全球头部分销商大联大在2023Q1库存同比增速转负，国内深圳华强已连续三个季度库存同比增速为负，其余公司整体库存增速中枢均逐步下降，仅安富利压力还相对较大；供给角度而言，据Trendforce预计，2023Q1或为全球主要晶圆厂稼动率的底部，考虑到销售口径、设计及封测公司的库存情况，后续晶圆厂稼动率或将逐步提升，进一步抬升半导体整体底部区域。

图53：全球主要电子元件分销商的库存变化

资料来源：Bloomberg，长江证券研究所

图54：全球主要晶圆厂的稼动率变化

资料来源：Trendforce，长江证券研究所

投资建议：把握多重β叠加下的封测成长机遇

综上所述，封装测试产业正处于行业总体景气回升 (β1)+先进封装技术价值提升(β2)+AI浪潮驱动行业成（β3）+外部科技限制加速国产化率提升（β4）的多重行业机遇叠加状态，随着晶合集成、中芯集成、顾中科技、汇成股份等晶圆制造、封装测试公司陆续上市，半导体制造整体板块效应逐步强化，封测公司投资机遇凸显，建议重点关注技术水平较强、头部客户资源充沛、现金流&融资能力强扩产能力占优的细分领域头部企业。

表7：A股主要封装测试企业

特点公司		代码	股价市值（亿 (元) 元）		归母净利润 (亿元)					PE
特点公司		代码	股价市值（亿 (元) 元）		2021A	2022A	2023E	2024E	2025E	2022A	2023E	2024E	2025E
第三方测试服务	伟测科技 688372.SH		126.80	110.58	1.32	2.43	3.15	4.70	5.89	45.45	35.13	23.52	18.77
显示驱动	利扬芯片6	688135.SH	31.60	43.43	1.06	0.32	=		■	135.63			-
显示驱动	顾中科技 688352.SH		14.17	168.49	3.05	3.03	=		=	55.57			:
IC封测综合型封装测试	汇成股份 688403.SH		13.60	113.54	1.40	1.77	-		-	64.07	-		-
	长电科技 600584.SH		30.38	540.63	29.59	32.31	27.42	36.93	42.84	16.73	19.72	14.64	12.62
	通富微电002156.SZ		22.01	333.06	9.57	5.02	7.51	11.14	13.45	66.35	44.37	29.91	24.77
	华天科技002185.SZ		9.53	305.39	14.16	7.54	8.16	11.70	15.12	40.51	37.42	26.11	20.20
	甬矽电子688362.SH		38.36	156.38	3.22	1.38	1.68	2.92	4.34	113.21	93.08	53.55	36.03
	晶方科技 603005.SH		22.91	149.65	5.76	2.28	3.70	5.28	6.48	65.68	40.42	28.32	23.08

资料来源：Wind，长江证券研究所(盈利预测为Wind一致预期，数据更新至2023年5月27日；2022APE为当前市值/2022年归母净利润)

风险提示

1、先进封装技术是半导体行业中技术分支较多、研发难度较大的方向，存在技术研发进度不及预期，导致相应产品推出和客户导入进度放缓，影响行业及公司收入的风险。

2、全球政治经济形势总体仍有动荡，经济复苏前景尚未明朗，存在景气回暖进度不及预期，进而影响行业及公司库存去化和盈利能力改善进度的风险。

行业评级	报告发布日后的 12个月内行业股票指数的涨跌幅相对同期相关证券市场代表性指数的涨跌幅为基准，投资建议的评
	级标准为：相对表现优于同期相关证券市场代表性指数
看好：性：	相对表现与同期相关证券市场代表性指数持平
中看	相对表现弱于同期相关证券市场代表性指数
淡：公司评级	报告发布日后的12个月内公司的涨跌幅相对同期相关证券市场代表性指数的涨跌幅为基准，投资建议的评级标准为：
买入：
相对同期相关证券市场代表性指数涨幅大于10%	相对同期相关证券市场代表性指数涨幅在5%～10%之间
增持：性：	相对同期相关证券市场代表性指数涨幅在-5%～5%之间
中减	相对同期相关证券市场代表性指数涨幅小于-5%
持：无投资评级：	由于我们无法获取必要的资料，或者公司面临无法预见结果的重大不确定性事件，或者其他原因，致使
我们无法给出明确的投资评级。相关证券市场代表性指数说明：A 股市场以沪深 300 指数为基准；新三板市场以三板成指（针对协议转让标的）或三板做市指数
（针对做市转让标的）为基准；香港市场以恒生指数为基准。办公地址
上海武汉
Add /浦东新区世纪大道1198号世纪汇广场一座29 层 Add /武汉市江汉区淮海路88号长江证券大厦37楼 P.C/ (200122) P.C/ (430015)

北京深圳 Add /西城区金融街33号通泰大厦15层 Add /深圳市福田区中心四路1号嘉里建设广场3期36楼

投资评级说明

分析师声明

作者具有中国证券业协会授予的证券投资咨询执业资格并注册为证券分析师，以勤勉的职业态度，独立、客观地出具本报告。分析逻辑基于作者的职业理解，本报告清晰准确地反映了作者的研究观点。作者所得报酬的任何部分不曾与，不与，也不将与本报告中的具体推荐意见或观点而有直接或间接联系，特此声明。

重要声明

长江证券股份有限公司具有证券投资咨询业务资格，经营证券业务许可证编号：10060000。

本报告仅限中国大陆地区发行，仅供长江证券股份有限公司(以下简称：本公司)的客户使用。本公司不会因接收人收到本报告而视其为客户。本报告的信息均来源于公开资料，本公司对这些信息的准确性和完整性不作任何保证，也不保证所包含信息和建议不发生任何变更。本公司已力求报告内容的客观、公正，但文中的观点、结论和建议仅供参考，不包含作者对证券价格涨跌或市场走势的确定性判断。报告中的信息或意见并不构成所述证券的买卖出价或征价，投资者据此做出的任何投资决策与本公司和作者无关。

本报告所载的资料、意见及推测仅反映本公司于发布本报告当日的判断，本报告所指的证券或投资标的的价格、价值及投资收入可升可跌，过往表现不应作为日后的表现依据；在不同时期，本公司可以发出其他与本报告所载信息不一致及有不同结论的报告；本报告所反映研究人员的不同观点、见解及分析方法，并不代表本公司或其他附属机构的立场；本公司不保证本报告所含信息保持在最新状态。同时，本公司对本报告所含信息可在不发出通知的情形下做出修改，投资者应当自行关注相应的更新或修改。

本公司及作者在自身所知情范围内，与本报告中所评价或推荐的证券不存在法律法规要求披露或采取限制、静默措施的利益冲突。

本报告版权仅为本公司所有，未经书面许可，任何机构和个人不得以任何形式翻版、复制和发布。如引用须注明出处为长江证券研究所，且不得对本报告进行有悖原意的引用、删节和修改。刊载或者转发本证券研究报告或者摘要的，应当注明本报告的发布人和发布日期，提示使用证券研究报告的风险。未经授权刊载或者转发本报告的，本公司将保留向其追究法律责任的权利。

报告要点

景气回暖+Chiplet加速应用，封测行业多重β演绎长期成长逻辑

技术驱动专业化分工，先进封测打开高增通道

需求庞大+科技限制，先进封装解决关键痛点

周期触底在即，半导体封测投资价值风起浪涌

市场表现对比图(近12个月)

相关研究

目录

图表目录

封装测试：半导体制造的“把关人”

技术驱动专业化分工，先进封测打开高增通道封装技术纵向发展，先进封装垒高行业门槛

高端封装(High-End)更加受益于整体通信和AI算力体系对于体积和散热的要求提升，

测试服务定制化升级，专业化分工新业态已成

先进封测正在进行中的时代变革：Chiplet

需求庞大+科技限制，先进封装解决关键痛点

周期触底在即，半导体封测投资价值风起浪涌

投资建议：把握多重β叠加下的封测成长机遇

风险提示

投资评级说明

分析师声明

重要声明

长江证券-半导体与半导体生产设备行业：景气回暖+Chiplet加速应用，封测行业多重B演绎长期成长逻辑-230527.pdf